1.SCMDCLK［5:0］ （O） Differential DDR Clock（时钟输出）

SCMDCLK与SCMDCLK#是差分时钟输出对，地址和控制信号都在这个两个Clock正负边沿的交叉点采样。每个DIMM共有三对。

2.SCMDCLK［5:0］# （O） Differential DDR Clock（时钟输出）

这个Clock信号的意义同上。

3.SCS［3:0］# （O） Chip Select（芯片选择）

IC解密|当这些信号有效时，表示一个Chip已被选择了，每个信号对应于SDRAM的一行。

4.SMA［12:0］ （O） Memory Address（内存地址）

这些信号主要用于提供多元的行列地址给内存。

5.SBA［1:0］ （O） Bank Address（Bank选择）

这个些信号定义了在每个内存行中哪个Bank被选择。Bank选择信号和内存地址信号联合使用可寻址到内存的任何单元。

6.SRAS# （O） Row Address（行地址）

行地址，它和SCAS#、SWE#一起使用，用来定义内存的命令。

7.SCAS# （O） Column Address（列地址）

列地址，它和SRAS#、SWE#一起使用，用来定义内存的命令。

8.SWE# （O） Write Enable（写允许）

IC解密|写允许信号，它与SRAS#、SCAS#一起使用，用来定义内存的命令。

9.SDQ［63:0］ （I/O） Data Lines（数据线）

这些信号线用于传输数据。

10.SDM［7:0］ （O） Data Mask（数据屏蔽）

当在写周期有效时，在内存中传输的数据被屏蔽。在这八个信号中每个信号负责八根数据线。

11.SDQS［7:0］ （I/O） Data Strobe（数据选通）

这些信号主要用于捕获数据。这八个信号每个信号负责八根数据线。

12.SCKE［3:0］ （O） Clock Enable（时钟允许）

IC解密|这个信号在上电时对内存进行初始化，它们也可以用于关闭不使用的内存数据行。