单片机解密ADC 架构有：并行比较型（Flash），逐次逼近型（Successive Approximation Register），积分型（Integrating），增量型（Delta-Sigma），流水线型（Pipeline）等。

1、并行比较型（Flash）

下图是并行比较型 ADC 的拓扑原理图，采样输入信号和设置好的比较电平直接比较得到输出。

下图中假设有 n 个比较器，最下面的是第 1 个，满量程输入电平是 Vfsr，作为参考电压，由 n+1 个等值电阻将其均分为 n 个阶梯，那么第 X 个比较器负向输入电压为 Vfsr·X/(n+1)，如果从第 m 个比较器开始以上的比较器输出都是 0，以下的输出都是 1，那么输入信号电压为：

Vin = Vfsr · m/(n+1)

2、逐次逼近型（SAR）

单片机解密一个 n 位分辨率的 SAR 型 ADC，第一阶段，输入信号先和设定好的比较电平输入比较器作比较，比较电平设置为 ADC 满量程的一半 Vfsr·2-1，输出第一位二进制结果 B1，将 B1 存入寄存器。

第二阶段，输入比较器的比较电平根据第一次的比较结果设置为 Vfsr·2-1+(2·B1-1)Vfsr·2-2，此处的 B1 及后面公式中的 B2, B3, Bn-1, Bn 均作为十进制数参与计算，比较后输出第二位结果 B2，同样存入寄存器，进入第三阶段。

第三阶段，比较电平设置为 Vfsr·2-1+(2·B1-1)Vfsr·2-2+(2·B2-1)Vfsr·2-3，得到第三位结果 B3，直至第 n 阶段，比较电平设置为 Vfsr·2-1+(2·B1-1)Vfsr·2-2+(2·B2-1)Vfsr·2-3+…+(2·Bn-1-1)Vfsr·2-n，得到最后一位结果 Bn，由最高位 B1 至最低位 Bn 组成的 n 位二进制数即为该 n 位 ADC 的输出结果，转化为 10 进制数 D，那输入信号的电平测量值等于 Vfsr·D·2-n。

例如下图是一个 6bit 的 SAR 型 ADC 的转化流程，输入信号先和 Vfsr/2 比较得到最高位 1，之后再和 Vfsr/2+Vfsr/4 比较得到第二位 1，继续下去，得到二进制结果 110101，根据上文的公式 Vfsr·D·2-n 得出输入电平为 53·Vfsr/64，理论误差小于 Vfsr/64。